Journées scientifiques SEmba 2013
Domaine des Hautannes, Saint Germain au Mont d'Or
4 et 5 avril 2013

Programme des journées

 
Jour 0 - Mercredi 3 avril 2013 - Accueil
 
18h00-19h30 Accueil
19h30-21h00 Dîner
 
 
Jour 1 - Jeudi 4 avril 2013 - Axes 3 et 4
 
08h30-09h00 Accueil
09h00-09h10 Ouverture
Session 1 - Axe 3 : Infrastructures logicielles et communicantes pour l'embarqué
Chairman : Dominique HOUZET (GIPSA-lab)
09h10-9h50 Invité : Isabelle AUGE BLUM (CITI)
Communications temps-réel pour les réseaux de capteurs sans fils
9h50-10h10 SpeedShow Posters (Atef DORAIOtávio ALCANTARA, Trista LIN,
Rshdee ALHAKIM, Dominique HOUZET, Jun-Young BAE,  Yufang DAN)
10h10-10h40 Pause + posters
10h40-11h10 Mathieu CUNCHE  (CITI)
Wifi et vie privée
11h10-11h40 Hamed SHEIBANYRAD (TIMA) Comment rendre la technologie de l'intégration 3D avec ces TSVs coûteux possible en utilisant un NoC 3D
11h40-12h10 Tanguy RISSET (CITI) FIT-CorteXlab: Une plate-forme de test de radio cognitive à Lyon
12h10-14h00 Déjeuner
Session 2 : INSA Valor et CAP'Tronic : des exemples pour un renforcement des liens avec l'industrie
Chairman : Virginie Fresse (LaHC Saint-Étienne)
14h00-14h20 Jean-Marc ALLOUA (CAP'Tronic) Présentation du programme Cap'Tronic
14h20-14h40 Catherine BAPTISTA (INSA Valor) Présentation du rôle de la filiale INSA Valor
Session 3 - Axe 4 : Usages des systèmes embarqués
Chairman : Nicolas Stouls (CITI) 
14h40-15h30 Invité : Olivier SIMONIN (LORIA) Présentation sur la robotique collective
15h30-15h40 SpeedShow Posters (Jean-Paul JAMONT, Andrei CIORTEA)
15h40-16h10 Pause + posters
16h10-16h40 Jean-Paul JAMONT ( LCIS) Conception de systèmes multi-agents embarqués
16h40-17h30 M. MRISSA, L. MEDINI (LIRIS) Une architecture basée sur les avatars pour le Web des Objets, démonstration
17h30-18h00 F. BALBO (Paris LAMSADE) Objets communiquants dans les transports
18h00-19h30 Accueil
19h30-21h00 Dîner
21h00-22h30 Activité de socialisation
 
  
  Jour 2 - Vendredi 5 avril 2013 - Axes 1 et 2
  
08h30-09h00 Accueil
Session 4 - Axe 1 : Architectures et conception des systèmes embarqués
Chairman : Frédéric Pétrot (TIMA)
09h00-09h30 Invité : Yves DURAND (CEA-Leti) Les technologies de mémoire résistives dans les systèmes de demain : perspectives et derniers verrous
09h30-10h00 Mickael DARDAILLON (CITI)
Front-End pour compilateur dataflow utilisant l'infrastructure llvm.
10h00-10h10 SpeedShow Posters (Matthieu PAYET, Marcos CUNHA)
10h10-10h30 Pause + posters
10h30-11h20 Invité : Isabelle MAUCLAIR (Volvo Trucks) Présentation des activités de l'équipe systèmes embarqués de Volvo Trucks
11h20-11h50 Cherkaoui ABDELKARIM (LHC&TIMA)
True Random Numbers Generation Using Asynchronous Circuits
11h50-12h20 Florian de DINECHIN (LIP) Calculer au plus juste
12h20-14h00 Déjeuner
Session 5 : ARCs 6 et 7, état des lieux
Chairman : Nicolas Stouls (CITI)
14h00-14h30 Taha BENYATTOU, Dominique CESARI     ARCs 6 et 7, état des lieux
Session 6 - Axe 2 : Evaluation de la qualité des systèmes embarqués
Chairman : Emmanuel SIMEU (TIMA)
14h30-15h00 Lilian BOSSUET (LHC) Cellules oscillantes pour l’authentification physique (PUF) de circuits FPGA
15h00-15h10 SpeedShow Posters (Noémie BOHER, Thanos PAPADIMITRIOU , Brice EKOBO AKOA)
15h10-15h40 Pause + posters
15h40-16h10 Invité : Vassiliki SFYRLA (VISEO) Les activites du centre R&D VISEO
16h10-16h40 Omar ABDELMALEK (LCIS) UHF RFID Tag Emulator for Robustness Evaluation and Improvment
16h40-17h00  Organisateurs Clôture des journées et remise du prix du meilleur poster à Jun-Young BAE (LIG), pour son poster intitulé "Distributed Key Certification using Accumulators for Wireless Sensor Networks"

17h00 FIN

Présentations
Auteur  Titre & Résumé
Session 1 - Axe 3 : Infrastructures logicielles et communicantes pour l'embarqué
Isabelle AUGE BLUM (CITI) Communications temps-réel pour les réseaux de capteurs sans fils

Résumé: Les réseaux de capteurs sans fils ont fait l'objet de nombreuses recherches ces 10 dernières années, en particulier sur les aspects efficacité énergétique (les capteurs fonctionnant sur batterie, il faut maximiser la durée de vie du réseau) et autonomie des protocoles (les capteurs étant déployés aléatoirement, les protocoles de communications doivent s'auto-organiser). Or, certaines applications ont des contraintes spécifiques. En particulier, dans les applications de surveillance, lorsque l'événement redouté arrive, une alarme doit arriver au puits dans un délai connu et borné. La question est donc: quels protocoles MAC et  routage pour les réseaux de capteurs sans fils ayant des contraintes temps-réel?
Cet exposé présente un état de l'art de ces protocoles, avec leurs avantages et leurs limites, et conclue sur les perspectives dans ce domaine.
Mathieu CUNCHE  (CITI) Wifi et vie privée

La technologie WiFi équipe une vaste majorité des smartphones, tablettes, ordinateurs portables et autres équipements informatiques que nous utilisons quotidiennement. Cependant cette technologie présente un nombre de problèmes liés à la vie privée. En effet, les terminaux équipés de la technologies WiFi diffusent en clair des données pouvant révéler des informations personnelles. Nous illustrerons cette fuite d'information  en montrant comment ces données peuvent être exploitées pour inférer l'existence de liens sociaux entre les propriétaires des terminaux WiFi.
Hamed SHEIBANYRAD (TIMA) Comment rendre la technologie de l'intégration 3D avec ces TSVs coûteux possible en utilisant un NoC 3D

L’intégration 3D se manifeste actuellement comme une technologie qui permet d’voir les puces de plus en plus denses et d’voir nombreuse applications avec une large diversité tournant simultanément sur une seule puce. Néanmoins le coût de fabrication d’un tel circuit à cause des TSVs est très élevé. Le nombre des TSVs à fabriquer dans chaque puce doit être limité car ils occupent une place non négligeable sur le circuit, et nuisent éventuellement au rendement de fabrication. Comment alors on peut rendre cette technologie possible ? Dans cette présentation on développera deux solutions pour adresser ce problème. D’abord on verra comment en sérialisant la communication des TSVs on peut diminuer leur nombre, tout en gardant la performance du system acceptable. Et on verra aussi qu’en utilisant un réseau-sur-puce 3D qui est verticalement partiellement connecté, on peut minimiser le nombre des TSVs. On élaborera une telle topologie irrégulière, ainsi que le problème d’interblocage lié.
Tanguy Risset (CITI)
FIT-CorteXlab : une plate-forme de test de radio cognitive à Lyon

La radio cognitive est une technologie émergente qui permettra à un plus grand nombre de dispositifs de communiquer en utilisant les fréquences radio existantes. Au lieu d'allouer un bloc de fréquences exclusivement à un usage ou à un utilisateur, indépendemment de leur utilisation effective, la radio cognitive permet d'estimer si une fréquence est actuellement utilisée; si elle ne l'est pas, il est possible de l'utiliser de manière opportuniste, en se rétractant et en changeant de fréquence dès qu'un utilisateur prioritaire se présente. La radio cognitive est rendue possible grâce à la technologie de radio logicielle (software defined radio, SDR).
La plate-forme FIT-CorteXlab  (http://www.cortexlab.fr/) est une plate-forme expérimentale dédiée à la radio cognitive mise en place par le Citi et l'Inria à Lyon dans le cadre de l'équipement d'excellence FIT. Cette plate-forme comprendra, dans une salle isolée electro-magnétiquement, une cinquantaine de noeuds SDR, certains étant MIMO, sur lesquels l'utilisateur pourra avoir accès à la couche physique de communication. Accessible depuis internet par l'intermédiaire de l'infrastructure de l'équipement d'excellence FIT (http://fit-equipex.fr/), cette plateforme permettra d'expérimenter, depuis n'importe quel endroit dans le monde, des scénarios de radio cognitive (relais, coopération, partage de canal  etc.).
Cette plate-forme ouvrira la voie à d'importants progrès scientifiques en permettant aux utilisateurs de concevoir, de comparer les performances, et d'optimiser leurs protocoles de radio cognitive. elle permettra d'évaluer les différents aspects de la radio cognitive dans un environnement réel. Enfin, il aidera le développement de la recherche dans les applications visant à valider des concepts théoriques prometteurs.
Session 2 : INSA Valor et CAP'Tronic : Exposés industriels, des exemples pour un renforcement des liens avec l'industrie
Catherine BAPTISTA (Insavalor) Présentation du rôle de la filiale Insavalor, filiale de Recherche & Développement, Valorisation et Formation Continue de l'INSA de Lyon dans les relations contractuelles. Point sur les outils et les dispositifsfinanciers et fiscaux pour la recherche collaborative.
Jean-Marc ALLOUA (CAP'Tronic) Présentation du programme CAP'Tronic, Compétitivité et Innovation des PME par l’électronique et le logiciel embarqué.
Session 3 - Axe 4 : Usages des systèmes embarqués
M. Mrissa et L. Medini (LIRIS) Une architecture basée sur les avatars pour le Web des Objets

Le monde des dispositifs embarqués et de la robotique a subi des améliorations importantes ces dernières années, notamment concernant les capacités d'accès à Internet. Cette convergence vers des dispositifs physiques connectés ouvre un nouveau champ de recherche et d'applications à haut potentiel innovant : l'Internet des objets. Les problématiques de recherche y sont nombreuses et s'intéressent à l'intégration des dispositifs physiques dans une infrastructure Internet à différents niveaux (physique, logiciel, usages...). Cependant, la plupart des solutions qui ont pour l'instant émergé restent propriétaires et incompatibles entre elles.
Au-dessus de ces aspects, le Web des objets vise à intégrer les objets en tant que dispositifs physiques et à faciliter leur exploitation à l'aide de standards du Web, notamment la notion de service Web, reposant sur une pile de protocoles et de langages (XML/JSON/Atom, HTTP, SOAP/REST, WSDL) largement adoptée par la communauté Web
La représentation d'un objet sous forme de service et la prise en compte de ses différentes caractéristiques représentent un challenge technologique important : les objets ont parfois des ressources limitées qui les empêchent de fournir un service complexe ou peuvent être déconnectés pour sauvegarder de l'énergie. Par ailleurs, ils fournissent par définition un service lié à l'environnement qui les entoure (service « physique »), qui peut être plus ou moins pertinent si l'objet se déplace ou si son environnement évolue.
L'idée principale est d'étudier et de mettre en œuvre des solutions permettant des interactions entre le Web et les dispositifs physiques connectés au réseau. Il faut déterminer les mécanismes capables de rendre le service d'un objet visible par le Web et de piloter l'objet afin de lui permettre de fournir une qualité de service optimale.
Une solution à ce problème est d'insérer un niveau d'indirection entre le monde du Web et le monde physique des objets, sous la forme d'un proxy qui gère les accès à un ensemble de dispositifs physiques (disponibilités, protocoles ad hoc, requête liées aux objets…). Un tel outil s'avère cependant rapidement lourd et peu évolutif.
Nous envisageons une solution plus souple, construite autour d'une architecture orientée services minimale, dont chaque service représente un objet et les fonctionnalités qu'il propose. Un service se présente alors comme l'avatar d'un objet à travers de multiples opérations accessibles par le Web. Il interagit avec l'objet en fonction des requêtes d'un client (qui peut être l'avatar d'un autre objet) et de sa connaissance de l'objet et de son environnement physique. Il pourra composer, avec d'autres avatars, des services complexes et adapter ses communications avec l'objet en fonction du contexte de celui-ci.
Jean-Paul JAMONT ( LCIS) Conception de systèmes multi-agents embarqués

Les systèmes complexes physiques ouverts sont constitués d'un grand nombre d'entités logicielles et/ou matérielles mettant en œuvre des interactions logiques et physiques entre elles et avec leur environnement physique, dynamique et ouvert. Bien qu'ayant leurs propres buts, les entités participent à l'accomplissement d'objectifs du système global auquel elles appartiennent sans contrôle centralisé. Ces systèmes se caractérisent par l'émergence au niveau global de propriétés nouvelles et par une dynamique de fonctionnement difficilement prédictible à partir de l'observation et de l'analyse des interactions élémentaires. La conception et la réalisation de tels systèmes notamment des besoins méthodologiques spécifiques que nous discuterons.
F. BALBO (Paris LAMSADE) Objets communiquants dans les transports

CR de la journée IFSTAR/PARISTECH sur les objets communiquants dans le transport
Session 4 - Axe 1 : Architectures et conception des systèmes embarqués
Yves DURAND (CEA-Leti) Les technologies de mémoires résistives dans les systèmes de demain : perspectives et derniers verrous

La technologie des sous-systèmes mémoire des calculateurs se résume depuis 30
ans à embarquer des mémoires statiques pour les caches, à utiliser des composants en mémoire dynamique pour la mémoire de travail et enfin des disques magnétiques ou des composants Flash pour le stockage de masse. Ce modèle a atteint sa limite dans les années 2000 et n’arrive plus à fournir le débit de données nécessaire pour nourrir les systèmes multiprocesseurs actuels, que ce soit pour le calcul ou l’accès au stockage de masse.
Les technologies mémoire émergentes offrent des perspectives pour débloquer cette situation : Pour l’essentiel, leur densité et leur facilité d’intégration permettent d’envisager d’embarquer des mémoires de grande taille, donc de compenser les limitations du débit externe. D’autre part, leur non volatilité permet de les envisager comme stockage de masse, avec un gain en vitesse d’au moins 3 décades par rapport aux disques durs actuels.
Cette présentation propose une rapide synthèse des technologies disponibles, ainsi que des obstacles à leur mise en œuvre. On aborde les schémas d’utilisation possibles en remplacement ou en complément des technologies actuelles. Enfin, on propose quelques pistes de développement induites par le déploiement des nouvelles technologies, autant au niveau de la conception des systèmes que au niveau des systèmes d’exploitation.
Mickael DARDAILLON (CITI) Front-End pour compilateur dataflow utilisant l'infrastructure llvm

L'exploitation du parallélisme offert par les plateformes de calcul modernes (multi-cores, many-cores, SoC hétérogènes) nécessite l'utilisation de nouveaux modèles de calculs. Parmi ces modèles, le dataflow rencontre actuellement un renouveau d'intérêt grâce à l'expression du parallélisme inhérente à son format, ainsi que son adéquation aux applications de type traitement du signal.
Ces applications doivent être portées par un langage permettant d'exprimer un graphe d'acteurs dataflow, ainsi que les calculs réalisés par ces acteurs. Dans ce travail, nous avons choisi de tirer parti de l'expressivité du langage C++ pour représenter notre application. Ce choix permet la réalisation d'applications complexes, mais rend difficile toute analyse statique du graphe d'acteurs. Afin de contourner ce problème tout en gardant l'expressivité du langage, nous proposons de réaliser une analyse dynamique de notre graphe en tirant parti des possibilités d'introspection offertes par l'infrastructure de llvm. L'exécution du code de l'application permet de reconstruire le graphe dataflow en mémoire, qui est ensuite analysé pour générer un format intermédiaire exploitable et  optimisable par notre générateur de code.
Nous présentons ici les opportunités offertes par une telle approche, ainsi que les challenges rencontrés dans sa mise en oeuvre.
Cherkaoui ABDELKARIM (LaHC & TIMA) True Random Numbers Generation Using Asynchronous Circuits

The proposed true random number generator (TRNG) exploits the jitter of events propagating in a self-timed ring (STR) for generating random bit sequences at a very high bit rate. It takes advantage from a special feature of STRs allowing to adjust the time elapsed between successive events as short as needed, even in order of picoseconds. If the time interval between the events is set in concordance with the clock jitter magnitude, a simple entropy extraction scheme can be applied for generating random numbers. The proposed STR-based TRNG (STRNG) follows AIS31 recommendations: by using the proposed stochastic model, the designer can compute the lower entropy bound as a function of the STR characteristics (number of stages, oscillation period and jitter magnitude). Using the obtained entropy assessment, he can then set up the compression rate in the arithmetic post-processing block in order to reach the required security level determined by the entropy per output bit. Implementations of the generator in two FPGA families illustrate its feasibility in digital technologies and conrm that it can provide high quality random bit sequences letting pass the statistical tests required by AIS31 at rates as high as 200 Mbit/s.
Session 5 : ARCs 6 et 7, état des lieux
Taha BENYATTOU, Dominique CESARI ARC 6 et ARC 7, état des lieux

Présentation de l'organisation du soutient de la recherche en Rhône-Alpes. Un point plus spécifique sera fait sur l'approche et les thématiques des ARC 6 et 7
Session 6 - Axe 2 : Evaluation de la qualité des systèmes embarqués
Vassiliki SFYRLA (VISEO) Les activites du centre R&D Viseo

La principale mission du laboratoire de Recherche et Développement(R&D) Viseo, est de soutenir le processus d'innovation du groupe afin de créer un ensemble de technologies innovantes.
Dans un premier temps,  Viseo s’intéresse à quelques thématiques de recherche qui sont au cœur de ses préoccupations en tant qu’acteur multi spécialiste des systèmes d’information. Ces thématiques sont l’analyse intelligente des données, le logiciel embarqué lié à la mobilité et au cloud computing et les interfaces utilisateurs naturelles.
Lilian BOSSUET (LaHC) Cellules oscillantes pour l’authentification physique (PUF) de circuits FPGA

Le vol, la copie illégale et la contrefaçon de circuits intégrés et de composants virtuels sont devenus en quelques années un problème majeur pour l’industrie microélectronique. De nombreux travaux  proposent de sécuriser la propriété intellectuelle du concepteur de circuits ou d’IP notamment par une authentification physique du support microélectronique. Les PUF (Physical Unclonable Function)  sont des solutions intéressantes pour l’authentification physique car elles sont intrinsèques aux circuits. De nombreuses architectures de PUF sont aujourd’hui proposées mais elles ne s’adaptent pas toutes à tous les supports tels que les circuits reconfigurables FPGA. Pour ceux-ci, sous certaines conditions des cellules oscillantes sont plus efficaces que des cellules à délais.
Omar ABDELMALEK (LCIS) UHF RFID Tag Emulator for Robustness Evaluation and Improvment

RFID ICs such as EPC Class 1 GEN2 tag are low cost tags which are in some cases used for critical or secure applications. Increasing their robustness is not trivial due to the wide range of error sinks (EM perturbations, attacks…). Moreover increasing the robustness must have a minimum impact on the die area but also must fit with a standardized protocol. In this work we propose a design methodology in order to develop hardened digital tag architecture with a dedicated verification environment taking into account all RFID system parameters.


Posters

Auteur  Titre & Résumé
Rshdee ALHAKIM (TIMA) A Novel Design for Delay-Locked Loop Using Internatl Model Control Approach

Abstract: Maintaining satisfactory synchronization between transmitter and receiver is one of the major challenges in carrying out highly efficient wireless communications in the mobile sensor network applications. To achieve tracking process, the Delay-Locked Loop (DLL) technique is proposed. In this paper, we modify the structure of DLL, using a novel control strategy in the  communication systems, called Internal Model Control (IMC), this approach has a good performance of overcoming disturbances and deviations of model parameters. Simulation results confirm that this original DLL system is able to achieve satisfactory and accurate tracking in the absence of Doppler Effect. However,  the tracking processing extremely suffers from Doppler Effect. Therefore, the proposed IMC-DLL structure is developed, taking a linear Doppler effect into account. This development is achieved by using the following two approaches: multi-model approach and moving average filter.
Dominique HOUZET (GIPSA-lab) 3D Multiprocessor with 3D NoC architecture

3D integration technology provides several advantages such as performance improvement through wirelength reduction, less power consumption and has small footprint over 2D architecture but suffers critical obstacles such as thermal related issues. State of the art of 3D implementation does not consider complete multiprocessor with NoC architecture. We present here an exploration of a complete MPSoC based on 3D Tezzarone technology with a design flow for 3D based on 2D EDA tools.
Jun-Young BAE Distributed Key Certification using Accumulators for Wireless Sensor Networks

We explore the possibilities offered by distributed key certification in wireless sensor networks using cryptographic accumulators. Accumulators have
many advantages over the existing key distribution and certification methods, such as local transmission and resilience to node compromise. We examine and compare all the possibilities to implement an accumulator, including accumulators based on asymmetric and symmetric cryptography. We observe that accumulators based on Elliptic Curve Cryptography (ECC) are more practical than Secure Bloom filters. ECC-based accumulators have roughly the same speed as Secure Bloom filters but their memory footprint is smaller than that of Secure Bloom filters.
Yufang DAN (CITI) OSGiLarva: a Monitoring System Supporting OSGi's Dynamicity

Service-Oriented Architecture (SOA) is an approach where software systems are designed in terms of a composition of services. OSGi is a Service-Oriented Framework dedicated to 24/7 Java systems. In this Service-Oriented Programming approach software is composed of services that may dynamically appear or disappear. In such a case, classical monitoring approaches with statically injected monitors into services cannot be used.

In this paper, we describe ongoing work proposing a dynamic monitoring approach dedicated to local SOA systems, focusing particularly on OSGi. Firstly, we define two key properties of loosely coupled monitoring systems: dynamicity resilience and comprehensiveness. Next we propose the OSGiLarva tool, which is a preliminary implementation targeted at the OSGi framework.  Finally, we present some quantitative results showing that a dynamic monitor based on dynamic proxies and another based on aspect-oriented programming have equivalent performances.
Atef DORAI
(LaHC)
Mise en oeuvre d’un algorithme Backoff dédié à la résolution des problèmes de collisions dans une architecture NoC multi-FPGA

Actuellement, l’utilisation d’un NOC pour des plates-formes multi-FPGA présente de nombreuses limitations. L’augmentation du nombre d’unités de calcul fait apparaitre des phénomènes de congestion sur les flux  transmis ainsi que des charges déséquilibrées. Ces congestions sont d’autant plus importantes pour des flux inter-FPGAs du fait de protocoles de communications présentant une bande passante limitée et un nombre de lien inter-FPGAs réduit. Les NOCs étant empruntés du modèle des réseaux informatiques, il apparait intéressant d’utiliser le principe des protocoles de gestion de collision utilisés dans les réseaux informatiques pour proposer une architecture de gestion de collision adaptée pour des NoCs sur multi-FPGAs. Notre étude se base sur les algorithmes de gestion de collision déployés dans le protocole wifi 802.11.
Otávio Alcântara (LaHC) FLEXOE : Un Algorithme de Routage Adaptatif pour la Réduction de congestion dans les Réseaux sur Puce

Les réseaux sur puce sont actuellement les moyens de communications les plus adaptés pour les systèmes embarqués multicoeurs. Ces réseaux doivent être capables de supporter différents flux de données en temps réels. Leur performance dépend directement de la stratégie de routage. Dans ce travail, nous proposons un nouvel algorithme de routage (FLEXOE) adaptatif basé sur l’information de congestion de voisinage, sur le routage multi-chemins et sur le modèle Odd-Even. L’algorithme FLEXOE développé est intégré dans un réseau sur puce (NoC Hermes), puis implanté sur FPGA. Les résultats des évaluations mettent en évidence des performances nettement supérieures aux algorithmes de routage de référence dans certains scénarios de trafic et des performances similaires  dans les autres cas.
Trista Lin (CITI) Smart on-street parking assistance system

Parking problems are among the biggest troubles for dense city centers worldwide. Even if some smart-parking apps are designed for providing available parking informations, it still cannot avoid the conflict issue, that is, several drivers are chasing one parking place. Our thesis objective is to propose a smart on-street parking assistance system in order to minimize parking search time. Our work includes three tiers: first, we propose a distributed parking assistance system which provides real-time available parking to local drivers from grounded sensor networks. Second, we optimize the network performance in order to reach the service delay constraint. Third, crowdsourced parking information can be pushed to distributed systems for improving information quality.
Matthieu PAYET (LaHC & TIMA) Génération automatique d'applications déployées sur un NoC

L'arrivée à maturité des réseaux sur puce (NoC) nous offre aujourd'hui une solution séduisante pour la réutilisation et l'interconnexion à grande échelle d'IP («Intellectual property»).  Cependant, la conception de telles applications se heurte toujours à des problématiques de compatibilité des interfaces et de gestion de cette nouvelle couche de communication. À un nouveau paradigme, doit correspondre de nouvelles méthodes permettant d'accélérer le flot de conception. C'est pourquoi il devient indispensable de développer des outils qui se chargent de faire la connexion des IP et de gérer l'acheminement des données. Nous proposons un flot de conception d'une application allant de sa spécification algorithmique jusqu'à sa vérification sur FPGA. Il rend possible l'implantation optimisée grâce à une synthèse au niveau système et la prise en compte de l'architecture matérielle pour le dimensionnement du NoC.
Marcos CUNHA (TIMA) Simulation Multiprocesseur rapide avec support de traces pour le rejeu, l'analyse et la rétro annotation du code

L'utilisation de simulateurs dans le but de valider de nouveaux composants avant la phase de prototypage permet des économies de temps et d'argent. Cependant, il y a un compromis à faire entre la précision et la rapidité de la simulation, en particulier parce que les systèmes devenant d'une complexité redoutable, les simulateurs relativement précis ne sont plus assez rapide.  Dans notre travail, nous utilisons une strategie qui permet un bon compromis entre la précision et la rapidité de la simulation. Cette approche utilise une technologie de traduction binaire dynamique pour effectuer la simulation des jeux d'instructions de processeurs et la modélisation au niveau transactionnel pour les autres composants. Une implantation de cette technique est disponible dans la plate-forme Rabbits. On propose des modifications de cette plate-forme pour permettre générer les traces du logiciel qui contiendra des informations importante comme des informations temporelles, la consommation en énergie estimée et la relation entre l'instruction exécutée et son impact sur les autres composantes, comme la mémoire cache ou la mémoire partagée.  Ces traces permettent de faire, par exemple, l'estimation de la consommation en énergie du Système sur puce ou de faire des analyses sur l'exécution du code, comme l'identification de courses pour l'acccès aux variables dans les systèmes parallèles ou la congestionlors d'accès à la mémoire partagée.
Jean-Paul JAMONT ( LCIS) Un outil pour le développemetn de systèmes multi-agents embarqués

Les systèmes embarqués décentralisés connaissent un essor très important. Les systèmes multi-agents
peuvent contribuer à améliorer les qualités de services et les performances offertes par ces systèmes. Pour réussir un passage à l'échelle, il est nécessaire de fournir des outils permettant la mise au point des agents embarqués sans imposer le développement d'un très grand nombre d'unités. L'introduction d'une étape de simulation conjointe d'agents virtuels et embarqués dans le cycle de développement peut donc être intéressante. Le poster présente l'outil MASH et de son utilisation pour la mise au point de SMA embarqués. Il permettra d'ouvrir une discussion sur les différents apports des différents types de simulation proposés par cet outil.
Andrei CIORTEA (EMSE) Adding a social dimension to the Web of Things

The Internet of Things (IoT) has rapidly gained ground in recent years. Furthermore, researchers are looking at extending the current Web standards for refining the IoT into what is called the Web of Things. Most of the research work conducted so far in this direction resulted in one-off prototypes, yet more interesting problems arise when these Web-enabled devices come to interact with one another. In this paper we describe our vision for a Social Web of Things, as a means for interconnecting every "thing" in a scalable and effective way. We motivate this vision and we position our work with respect to current approaches
Brice EKOBO AKOA (TIMA) Utilisation des Techniques Avancées de l’Analyse Statistique dans le Décodage Vidéo Numérique

Ce document est une synthèse présentant trois propositions pour la mesure de la qualité d’une vidéo basées sur des outils d’intelligence artificielles et des techniques avancées d’analyse statistique. La mesure de la qualité d’une vidéo est nécessaire pour l’amélioration des performances des décodeurs vidéo numériques. Le but visé dans cette étude est de développer un outil capable de noter ou de classer une vidéo selon une échelle de qualité donnée, fidèlement à la perception de l’œil humain. La première méthode se base sur la classification avec le critère du plus proche voisin selon une distance euclidienne. La deuxième méthode utilise l’apprentissage automatique par un réseau de neurones artificiels. La troisième méthode se base sur la régression non linéaire. Les résultats obtenus par chacune des méthodes sont comparés avec une base de données de notes issues d’appréciations humaines.
Noémie BOHER (LCIS - STM) Sécurité des circuits analogiques. Application aux mémoires non-volatiles

Les circuits analogiques occupent une place importante dans les SoCs. En effet, les unités de gestion de l’alimentation, les oscillateurs, les comparateurs, etc. sont des blocs analogiques assurant des fonctions cruciales. Pourtant, la sécurité de ces circuits est peu envisagée. Or, avec l’augmentation de la vente de produits tels que les smartphones et la diffusion de l’accès à l’Internet, la problématique de la sécurité devient essentielle à tous les niveaux d’intégration. Ce poster présentera les enjeux et les contraintes de cette problématique importante pour des circuits analogiques. L’objet de notre étude est notamment de mettre en place une methodologie de conception des blocs analogiques permettant d’atteindre efficacement une cible de sécurité donnée. Cette methodologie pourra s’appliquer à differents composants analogiques comme les mémoires permettant de stocker les clefs de sécurité que nous analysons plus particulièrement.
Thanos PAPADIMITRIOU (LCIS - TIMA) FPGA Emulation of Laser Attacks Against Secure Deep Submicron Integrated Circuits

State of the art Lasers in combination with the node size of recent deep submicron semiconductor technologies pose a threat to secure integrated circuits. An efficient way to neutralize such effects is the design of appropriate countermeasures, according to the circuit’s implementation and characteristics. Therefore the necessity for tools which allow the early evaluation of security implementations forms naturally.
Register Transfer Level forms a level of abstraction that combines the advantage of being used early in the design flow with the capability to validate, efficient countermeasures against laser attacks. Classical approaches make use of fault models (single bit-flip, Multi bit-flip) that are not well adapted to laser fault injection, and either do not describe the laser effects accurately or increase the duration of the fault injection campaigns excessively.
Our efforts involve the development of an RTL fault model representative of a laser attack and the utilization and evolution of state of the art emulation techniques to reduce the duration of the fault injection campaigns, ultimately leading to the design and validation of new countermeasures against laser attacks, on ASICs implementing cryptographic algorithms.

Photos de ces journées
Jour 1 : 4 Avril 2013       Jour 2 : 5 Avril 2013

Contacts organisation

Nicolas Stouls, CITI Lab., Lyon, France, nicolas.stouls[at]insa-lyon.fr
Vincent Beroulle, LCIS, Valence, France, vincent.beroulle[at]lcis.grenoble-inp.fr