| Horaire | Orateur | Titre |
| |
| | Jour 0 (19/10/11 -- arrivée anticipée) |
|---|
| |
| 19h30 | Dîner |
| |
| |
| |
| | Jour 1 (20/10/11) |
|---|
| |
| 08h00-09h00 | Accueil |
| 09h00-09h10 | | Ouverture |
| Session 1 : Extérieurs et industriels : Retours d'expériences et problématiques |
| Chairman : Jean Sébastien | |
| 09h10-10h10 | Chouki Aktouf (DeFacTo) | Évaluation de la qualité des systèmes embarqués (Transparents) |
| Il s'agira de vulgariser la problématique de conception testable de systèmes embarqués en général et des circuits intégrés complexes en particulier. Les innovations dans le domaine de la conception testable à haut niveau seront mises en avant. |
| 10h10-10h20 | SpeedShows posters (Franck Paugnat, Virginie Fresse, Adrian Evans et Roya Golchay) |
| 10h20-10h50 | Pause + posters |
| 10h50-11h50 | Tristan Bonhomme et Thomas Chapelle (Arago Systems S.A.S.) |
Arago Systems et WisMote(Transparents) |
| Arago Systems est une société d'ingénierie spécialisé dans les systèmes embarqués et l'électronique embarquée. Arago Systems a mis à profit son expertise dans les domaines des capteurs sans-fil et de la radiofréquence pour développer des produits WSN, Wireless Sensor Network. Arago Systems propose une solution, nommée WiSNet, permettant de répondre aux problématiques d'intégration de WSN en indoor et outdoor. Issue d'un partenariat entre Arago Systems et le LCIS (Laboratoire de l'université Grenoble-Valence), WiSNet est un réseau de capteurs composé de capteurs sans-fil autoalimentés ou d'actionneurs (WiSMote) et d'une passerelle de connexion au réseau Internet (WiSGate). Les WiSMote fonctionnent sur un réseau maillé auto configurable et basse consommation supportant l'IPv6. |
| 11h50-13h40 | Déjeuner |
| Session 2 : Architectures et conception (thème 1) |
| Chairman : Frédéric Pétrot | |
| 13h40-14h10 | Nicolas Fournel (TIMA) | Simulation rapide de systèmes matériel/logiciel (Transparents) |
| Avec l'avénement de systèmes embarqués multi-processeurs, et aux vues des prévisions ITRS, il y a fort à parier que l'architecture des systèmes embarqués tendent vers des architectures many-core (plusieurs centaines de processeurs) dans les années à venir. Les architectures VLIW sont particulièrement bien adaptées pour cela, au regard du ratio performance/surface qu'elles offrent. La simulation joue un rôle prépondérant dans la conception de ces systèmes, en permettant un démarrage du développement logiciel au plus tôt. Cette simulation souffre cependant de l'augmentation de la complexité de ces systèmes (réduction de la vitesse de simulation), notamment à cause de la multiplication du nombre de processeurs. Dans ce contexte, l'alliance de la simulation à événements discrets à la technique de simulation de jeu d'instruction rapide, la traduction binaire dynamique (DBT - Dynamic Binary Translation), permet de repousser ce problème. En l'état actuel des choses, la DBT n'est cependant pas très adaptée pour la simulation d'architecture VLIW. Nous monterons comment adapter la DBT pour la simulation de processeur à architecture VLIW. |
| 14h10-14h40 | Pierre-Henri Horrein (LETI) | Principes de radio flexibles (Transparents) |
| Le développement rapide des réseaux sans fil modifie les stratégies d'implantation. Parmi ces stratégies, la radio logicielle permet la plus grande flexibilité. Cependant, l'utilisation de processeurs génériques limite ce type d'implantation, la puissance de calcul n'étant pas suffisante pour permettre l'exécution de n'importe quelle norme. D'autres processeurs moins génériques mais plus performants sont donc envisagés. Dans cette présentation, nous nous intéresserons à l'utilisation du GPGPU pour exécuter une norme réseau. Nous montrerons les problèmes liés à l'utilisation du GPU pour ces applications, ainsi qu'une solution permettant d'en tirer parti. |
| 14h40-15h10 | Stéphane Mancini (TIMA) | Optimisation de la hiérarchie mémoire de traitements non-linéaires dans un flot de synthèse de haut niveau (Transparents) |
| Afin d'intégrer la gestion des données au niveau système dans un flot de synthèse de haut niveau (HLS), une solution consiste à enrichir le code d'entrée d'un modèle de hiérarchie mémoire. Cette idée est appliquée à la conception d'unités de traitement d'images dont les accès mémoires ne sont pas linéaires avec des indices de boucles. |
| 15h10-15h20 | SpeedShows posters (François Goichon, Asma Laraba, Mohamad Jabbar et Laurent Bousquet) |
| 15h20-15h40 | Pause + posters |
| Session 3 : Infrastructures logicielles et communicantes pour l'embarqué (thème 3) |
| Chairman : David Navarro | |
| 15h40-16h10 | Yves Ledru (LIG/Région) | Présentation de la nouvelle organisation du soutient de la recherche en Rhône-Alpes (Transparents) |
| 16h10-16h40 | Leila Ben Saad (CITI) | Exploiting Addresses Correlation to Maximize Lifetime of IPv6 Cluster-based WSNs (Transparents) |
| Improving the network lifetime is an important design criterion for wireless sensor networks. To achieve this goal, we propose in this paper a novel approach which applies source-coding on addresses in heterogeneous IPv6 Cluster-based wireless sensor network. We formulate the problem of maximizing the network lifetime when source coding is applied on addresses in network composed of line-powered and battery-powered sensors. This problem optimizes the placement of line-powered sensors to enable the battery-powered ones to exploit the addresses correlation and reduce the size of their emitted packets and thus improve the network lifetime. The numerical results show that a significant network lifetime improvement can be achieved. |
| 16h40-17h00 | Sébastien Le Beux (INL) | Réseaux photoniques dans les architectures 3D (Transparents) |
| Trends in design of the next generation of Multi-Processors System on Chip (MPSoC) point to 3D integration of thousand of processing elements, requiring high performance interconnect for high throughput and low latency communications. Optical on-chip interconnects enable significantly increased bandwidth and decreased latency. They are thus considered as one of the most promising paradigms for the design of such system. However, existence of interfaces between electronic and photonic signals implies strong constraints on the layout of the 3D architecture and may impact the architecture scalability. In this presentation, we propose and evaluate a possible layout for an optical Network-on-Chip used to interconnect processing elements located on different electrical layers. |
| 17h00-18h00 | Posters |
| 17h00-17h30 | Réunion d'organisation du projet SEmba |
| 17h30-19h30 | Réunion WisMote |
| 19h30 | Dîner |
| 21h00 | Bowling |
| |
| |
| |
| | Jour 2 (21/10/11) |
|---|
| |
| 08h00-08h30 | Accueil |
| Session 4 : Infrastructures logicielles et communicantes pour l'embarqué (thème 3) |
| Chairman : Dominique Houzet | |
| 08h30-09h00 | Bogdan Pavkovic (LIG) | Multipath Opportunistic RPL Routing over IEEE 802.15.4 (Transparents) |
| We consider the problem of running RPL on top of the IEEE 802.15.4 MAC layer—the two layers operate over two different structures, a directed acyclic graph in the case of RPL and a cluster-tree for IEEE 802.15.4. We propose to adapt the cluster-tree of IEEE 802.15.4 so that it can efficiently work coupled with RPL. Nodes in our modified cluster-tree can associate with several parent nodes by taking advantage of an adequate organization of superframes at the MAC layer. Building on this modified MAC layer, we define an opportunistic forwarding scheme that extends RPL with the possibility of forwarding packets over multiple paths. Instead of always using a preferred parent, a node opportunistically forwards packets through other parents as long as their routes towards the sink are better. We take advantage of the opportunistic forwarding to support higher-priority delay-sensitive alarms that need to arrive in sink before a given deadline along with low-intensity monitoring data considered as best-effort. We compare our opportunistic version of RPL to its basic version through detailed simulations in terms of packet delivery ratio, incurred delay, and overhead. |
| 09h00-09h30 | Cédric Lauradoux (INRIALPES) | Intégrité des mémoires (Transparents) |
| La sécurité des mémoires est problème important des systèmes embarqués. Comment détecter qu'une mémoire contrôlée par un adversaire contient les données que l'on désire. Nous étudierons les différents compromis possibles et les specificités induites par différents types de mémoire. |
| 09h30-10h00 | Cédric Chauvenet (CITI) | Heterogeneous IPv6 Infrastructure for Smart Energy Efficient Building (Transparents) |
| In the context of increasing developments of home, building and city automation, the Power Line Communication (PLC) networking medium is called for unpreceeding usage. Our view of the future building networking infrastructure places PLC as the central point. We show in this presentation that even if Wireless Sensors Networks (WSN) are good candidates in several cases of the sensor and actuator networking infrastructure, PLC is mandatory in several place of the smart-grid metering and command infrastructure. Also PLC will serve the infrastructure on the sensor/actuator side when the energy requirement cannot be fulled by autonomous battery and capacitor based nodes. PLC may provide the numerous bridges necessary to sustain a long lifetime (years) for the WSN infrastructures. This new role of PLC networking will be possible only if the inter-operability between all media and technology is made possible. Thanks to the design of converging IPv6 networking layers, we show that full inter-operability is already possible even in very tiny constrained networking devices. Moreover, low energy PLC, will be able to provide smart grid monitoring without impacting the overall energy balance. |
| 10h00-10h30 | Abdelkarim Cherkaoui (TIMA) | Comparison of Self-Timed Ring and Inverter Ring Oscillators as Entropy Sources in FPGAs (Transparents) |
| Many True Random Numbers Generators (TRNG) use jittery clocks generated in ring oscillators as a source of entropy. This is especially the case in Field Programmable Gate Arrays (FPGA), where sources of randomness are very limited. Inverter Ring Oscillators (IRO) are relatively well characterized as entropy sources. However, it is known that they are very sensitive to working conditions. This fact makes them vulnerable to attacks. On the other hand, Self-Timed Rings (STR) are currently considered as a promising solution to generate robust clock signals. Al- though many studies deal with their temporal behavior and robustness in Application Specific Integrated Circuits (ASIC), equivalent study does not exist for FPGAs. Furthermore, these oscillators were analyzed and characterized as entropy sources aimed at TRNG design. In this paper, we analyze STRs as entropy sources for TRNGs implemented in FPGAs. Next, we compare STRs and IROs when serving as sources of random- ness. We show that STRs represent very interesting alternative to IROs: they are more robust to environmental fluctuations and they exhibit lower extra-device frequency variations. |
| 10h30-10h40 | SpeedShows posters (Gilles Fritz, Yufang Dan, Rshdee Alhakim et Mickaël Dardaillon) |
| 10h40-11h00 | Pause + posters |
| Session 5 : Extérieurs et industriels : Retours d'expériences et problématiques |
| Chairman : Nicolas Stouls | |
| 11h00-11h50 | Antoine Fraboulet (HiKoB) | HiKoB - Réseaux de capteurs et instruments de mesures sans câbles (Transparents) |
| Les divers projets de recherche menés ces dernières années autour des réseaux de capteurs ont permis de constater l'arrivée à maturité de la technologie pour un certain nombre d'applications. Initialement objets de recherche, les réseaux de capteurs ont doucement mais sûrement glissés vers des utilisations comme outils de recherche à même de fournir des données pertinentes dans un grand nombre de contextes applicatifs. C'est ce constat qui a conduit à la création d'HiKoB, d'abord projet de valorisation et maintenant jeune société, portée par des chercheurs et ingénieurs de l'INRIA et de l'INSA de Lyon. Nous présentons aujourd'hui la démarche qui a motivé la création d'HiKoB ainsi que le positionnement et la proposition de la société notamment vis-à-vis des actions de recherche et d'innovation autour de la mesure communicante embarquée. |
| 11h50-12h20 | Matthieu Bontrond (Ingenico) |
Ingenico, ses activités et les standards auxquels ils sont soumis (Transparents) |
| 12h20-14h00 | Déjeuner |
| Session 6 : Évaluation de la qualité des systèmes embarqués (thème 2) |
| Chairman : Emmanuel Simeu | |
| 14h00-14h30 | Yves GRASLAND (LCIS/LIG) | Test de propriétés de sûreté hybrides (Transparents) |
| De récents travaux ont proposé des applications innovantes en domotique, alliant contrôle réactif des équipements et intelligence artificielle pour l'ordonnancement des tâches. L'objet des systèmes proposés est de piloter et activer au nom de l'utilisateur des services dans le bâtiment en choisissant de façon autonome (lorsque c'est possible) les périodes de fonctionnement de chaque service. Ceci dans le but d'utiliser au mieux les ressources disponibles (réduction des coûts, des pics de consommation, etc ...). Il apparaît que le formalisme des automates hybrides est particulièrement adapté à la formalisation des propriétés de sûreté de tels systemes, et que le test semble la technique la mieux adaptée à leur validation. Nous présenterons ici des travaux en cours visant à proposer une telle approche de test, proposant en particulier un critère d'adéquation, ainsi que des perspectives sur l'oracle et le processus de génération de données de test associés. |
| 14h30-15h00 | Anthony GELIBERT (LCIS/Nocosium) | Plateforme Ouverte de Supervision et de Traçabilité pour les Environnements Confinés (Transparents) |
| Les environnements confinés sont des lieux critiques où s'appliquent des r eglementations strictes. Cependant, il n'existe pas un réf́érentiel global imposé à chaque acteur, mais plutôt un ensemble de règles particulières dépendant du domaine et de la responsabilité de celui-ci. L'ensemble particulier des réglementations à respecter définit un « arrangement normatif ». Ces réglementations visent à minimiser les risques d'incidents : détériorations du matériel, mise en danger du personnel, contaminations, etc. |
| Pour garantir une prévention maximum, une solution en deux phases a été retenue. Dans un premier temps, une analyse « pré-opérationnelle » permet de mesurer la conformité intrinsèque d'un environnement à son arrangement normatif. Ensuite, un suivi « opérationnel » évalue son utilisation afin d'assurer le maintien de cette conformité. |
| Pour l'analyse initiale, basée sur des éléments statiques, un travail de modélisation est nécessaire. La définition d'une ontologie des environnements confinés, des réglementations sanitaires et du paramétrage des équipements permettra de quantifier le taux couverture de l'arrangement normatif et ainsi de mesurer la qualité initiale et la robustesse opérationnelle de l'environnement. |
| Par la suite, la traçabilité de l'environnement permettra de confronter les données « terrains » avec le modèle réglementaire défini précédemment. |
| 15h00-15h30 | Ylies FALCONE (LIG) | Runtime Verification of Component-based Systems (Transparents) |
| | Joint work with Mohamad Jaber, Than-Hung Nguyen, Marius Bozga, and Saddek Bensalem from Vérimag |
| | A pre-print of the associated article is available on Ylies Falcone webpage. |
| Verification of component-based systems still suffers from limitations such as state space explosion since a large number of different components may interact in an heterogeneous environment. Those limitations entail the need for complementary verification methods such as runtime verification based on dynamic analysis and prone to scalability. |
| In this talk, we will present how we integrate runtime verification into the BIP (Behavior, Interaction, and Priority) framework. BIP is a powerful component-based framework for the construction of heterogeneous systems. Our method augments BIP systems with monitors checking a user-provided specification. This method has been implemented in RV-BIP, a prototype tool that we used to validate the whole approach on a robotic application. |
| 15h30-16h00 | Pause + posters |
| Session 7 : Évaluation de la qualité des systèmes embarqués (thème 2) |
| Chairman : Dominique Borrione | |
| 16h00-16h30 | Frédéric Prost (LIG) | Enforcing Dynamic Interference Policy (Transparents) |
| Non-Interference is the mathematical basis for confidentiality analyses. The idea is to ensure that private data are not observable at public level. Understood in a strict way non-interference is a too strong property. Standard every day life examples like password checks or message encryption formally break the non-interference property. In this work we propose a framework in which it is possible to define an interference policy allowing intentional information downgrading in the form of a rewrite system. Moreover, this policy is dynamic, i.e. the confidentiality level of data may evolve during computation: think at policies in which you want to express that a user has a limited number of guesses or to the sending of an pay-per-view information. We develop a notion of program safety with relation to a dynamic interference policy and give an algorithm, an abstract evaluation of the program, to check that a program is safe with relation to a dynamic interference policy. |
| 16h30-17h00 | Rafik Kheddam (LCIS) | Diagnostic probabiliste des systèmes RFID (Transparents) |
| Avec la prolifération de la technologie RFID dans les domaines critiques tels que la médecine et le transport, il devient nécessaire de la rendre plus fiable et tolérante aux fautes. |
| Pour cela, nous proposons l'ajout d'une couche logiciel au sein du middleware qui représente le cœur de tout le système RFID. Cette couche va accroître les capacités du middleware pour le rendre capable de détecter des composants défaillants avec certaines probabilités de défaillance qui leurs sont associées |
| 17h00-17h30 | Amiar Azzeddine (LIG) | Analyse de traces extraites des micro-contrôleurs (Transparents) |
| L'utilisation de l'information dynamique, spécialement les traces d'exécution, est un moyen pour aider à l'analyse d'un système. Cependant, elle produit un énorme volume d'informations, et il devient très difficile de naviguer dans la trace sans se perdre. Nous présenterons une approche semi-automatique pour résumer le contenu des grandes traces, offrant à l'ingénieur une vue plus abstraite de l'ensemble de la trace. |
| 17h30-18h00 | Organisateurs | Clôture des journées et remise du prix du meilleur poster |
| Ce sont finalement 2 posters qui ont fini ex-aequo : Gilles Fritz et François Goichon ! |
| 18h00 | FIN |