Session1
"Architecture logicielles pour assurer l´indépendance vis-à-vis d´entrées/sorties soumises à des contraintes temporelles"
Julien De Antoni, CITI, Lyon (ici)
"Using Invariant Detection Mechanism in Black Box Inference"
Muzammil Shahbaz, LIG, Grenoble (ici)
"Software Testability"
Muhammad Shaheen, LIG, Grenoble (ici)
"Quelques problèmes de sécurité dans les réseaux de capteurs"
Marine Minier, CITI, Lyon (ici)
"Localisation sans GPS pour réseau de capteurs"
Karel Heurtefeux, CITI, Lyon (ici)
Session 2
"Analyse rapide de vivacité pour la compilation dynamique"
Benoit Boissinot, Compsys, Lyon (ici)
"eSimu: Estimation de performance temporelle et énergetique pour la conception de logicel embarqué"
Nicolas Fournel, LIP, Lyon
"Coupling Loop Transformations and High-Level Synthesis"
Alexandru Plesco, Compsys, lyon (ici)
"Optimisation de la consommation sous contraintes: application à un système telecom très haut débit"
Philippe Grosse, CEA, Grenoble
Session 3
"Traduction d´AADL en Lustre pour la simulation et la validation de systèmes embarqués complexes"
Nicolas Halbwachs, Verimag, Grenoble (ici)
"Design and Testing of Modular Systems by (FSM) Language Equation Solving"
A. Petrenko, LIG-CRIM, Canada (ici)
"HORUS : Une plateforme de prototypage pour la vérification et le debug de circuits à base d´assertions"
Yann Oddos, TIMA, Grenoble (ici)
"Certified software specification and Mathematical Proofs in Natural Languages"
Muhammad Humayoun, LAMA, Chambéry (ici)
Session 4
"Développement basé sur le modèle et génération de code pour les systèmes embarqués"
M. Alras, INRIA-Pop Art, Verimag, Grenoble (ici)
"Mise en oeuvre FPGA temps réel d´un algorithme d´identification de système basé sur la mesure de données binaires"
Eric Colinet et Christophe Le Blanc, CEA LETI, Grenoble (ici)
"Méthodes de conception de systèmes hétérogènes"
Hervé Charlery et I. O´Connor, INL, Lyon (ici)
"Générateurs d´aléas embarqués dans dans un système cryptographique sur puce"
A. Aubert, LHC, St Etienne